



## PATENT ABSTRACTS OF JAPAN

(21) Application number: 01034405

(51) Intl. Cl.: H01L 21/331 H01L 29/205 H01L 29/73

(22) Application date: 14.02.89

...

09.12.88 JP 63311753

(43) Date of application publication:

16.01.91

(71) Applicant: TOSHIBA CORP (72) Inventor: KATO RIICHI

(74) Representative:

(84) Designated contracting states:

# (54) HETERO JUNCTION BIPOLAR TRANSISTOR


(57) Abstract:

(30) Priority:

PURPOSE: In a transistor wherein emitter and collector layers are constituted band gap materials wider than the base layer, to shorten the running time of a collector by providing a layer, which is of the same conductivity type as that of the base layer and is lower in impurity concentration than this, at a region where the collector contacts with the base layer.

CONSTITUTION: On a semiinsulating InP substrate 1 are stacked a collector layer 2, a base layer 3, and an emitter layer 4. The layer 2 consists of an N+ type InP third collector layer 21, an N-type InP second collector layer 22, a P-type InP first collector layer 23, a P-type InGaAsP layer 24, and a P--type GaAs layer 25, and the layer 24 changes the hand gap between the base layer 3 and the collector layer smoothly. Moreover, when the concentrations of the first - third collector layers are made N1-N3, these relations are put ion N1<N2<N3. Moreover, for the layer 3, P+-type InGaAs is used, and the layer 4 consists of an N-type InGaAsP layer 41, an N-type InP layer 42, and an N+- type InP layer 43, and the layer 41 smoothes the gap between the base and the emitter.

COPYRIGHT: (C)1991,JPO&Japio



DS p.14 Hern 4

(FP of teatch 5:010,382)

Sixen an said (DS.

PAT-NO:

ЛР403008340А

DOCUMENT-IDENTIFIER: JP 03008340 A

TITLE:

HETERO JUNCTION BIPOLAR TRANSISTOR

PUBN-DATE:

January 16, 1991

**INVENTOR-INFORMATION:** 

**NAME** 

KATO, RIICHI

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

TOSHIBA CORP

N/A

APPL-NO:

JP01034405

APPL-DATE:

February 14, 1989

INT-CL (IPC): H01L021/331, H01L029/205, H01L029/73

US-CL-CURRENT: 257/197, 257/198

### ABSTRACT:

PURPOSE: In a transistor wherein emitter and collector layers are constituted band gap materials wider than the base layer, to shorten the running time of a collector by providing a layer, which is of the same conductivity type as that of the base layer and is lower in impurity concentration than this, at a region where the collector contacts with the base layer.

CONSTITUTION: On a semiinsulating InP substrate 1 are stacked a collector layer 2, a base layer 3, and an emitter layer 4. The layer 2 consists of an

N<SP>+</SP>- type InP third collector layer 2<SB>1</SB>, an N<SP>-</SP>-type InP second collector layer 2<SB>2</SB>, a P<SP>-</SP>-type InP first collector layer 2<SB>3</SB>, a P<SP>-</SP>-type InGaAsP layer 2<SB>4</SB>, and a P<SP>-</SP>-type GaAs layer 2<SB>5</SB>, and the layer 2<SB>4</SB> changes the hand gap between the base layer 3 and the collector layer smoothly. Moreover, when the concentrations of the first - third collector layers are made N<SB>1</SB>-N<SB>3</SB>, these relations are put ion N<SB>1</SB><N<SB>2</SB><N<SB>3</SB>. Moreover, for the layer 3, P<SP>+</SP>-type InGaAs is used, and the layer 4 consists of an N-type InGaAsP layer 4<SB>1</SB>, an N-type InP layer 4<SB>2</SB>, and an N<SP>+</SP>- type InP layer 4<SB>3</SB> smoothes the gap between the base and the emitter.

COPYRIGHT: (C)1991,JPO&Japio

## ⑩ 公開特許公報(A) 平3-8340

⑤Int.Cl.⁵

識別記号

庁内整理番号

③公開 平成3年(1991)1月16日

H 01 L 21/331 29/205 29/73

8225-5F

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 4 (全12頁)

会発明の名称

ヘテロ接合パイポーラトランジスタ

②特 願 平1-34405

@出 願 平1(1989)2月14日

優先権主張

②昭63(1988)12月9日39日本(JP)③特願 昭63-311753

@発明者

藤 理 一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

和出願人

株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人

弁理士 鈴江 武彦

外2名

明知

1. 発明の名称

ヘテロ接合パイポーラトランジスタ

- 2. 特許請求の範囲
- (1) エミッタ層及びコレクタ層がペース層より広パンドギャップ材料によって構成されるヘアロ接合パイポーラトランジスタにおいて、コレクタ層のベース層と接する領域に、ベース層といりを可能型で且つベース層よりも不純物濃度の低い層が形成されたことを特徴とするヘテロ接合パイポーラトランジスタ。

夕。

- (3) コレクタ側に形成されるパンド・ギャップの遷移脳がコレクタ脳のベース脳と接する領域に形成されたベース 猫と同じ導電型でペース 猫よりも不純物漁度の低い 脳内に形成されたことを特徴とする請求項 2 に記載のヘテロ接合パイポーラトランジスタ。

 $N_1 < N_2 \leq N_3$ 

成る関係を満たし、且つ第1コレクタ層が少なくとも 0 パイアス時に完全空乏化していないことを特徴とする請求項1 に記載のヘテロ接合パイポーラトランジスタ。

## 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、エミッタ領域及びコレクタ領域に、ベース領域よりパンド・ギャップの大きい半導体 材料を用いたダブル・ヘテロ構造のヘテロ接合パイポーラトランジスタ(HBT)に関する。

#### (従来の技術)

ヘテロ接合パイポーラトランジスクは高周波特性、スイッチング特性に優れているので、マイクロ波用トランジスタや高速論理用トランジスタとして有望視されている。

一般に、バイポーラトランジスタのスピード性の指揮の一つに、カットオフ周波数トランジスタのスピーがあるので、カットオフ周波数トランジスタの場合、電子内走行時間の逆数を短いまるので、高いよりを得るには電子の走行時間で必要がある。素子内に於ける電子の走行時間では、エミッタ充電時間で度、ベース走行時間での、コレクタ充電時間のの

夕 H B T (R. Katoh et.al.,1EDM Tech. Dig. 1987, pp. 248 ~ 251 ) がある。

しかし、超流密度が10<sup>4</sup> A / cd 台後半になると、コレクタ中の電子速度は大きいとは言え、電子の書積は無視できなくなり、これに対応する空間電荷効果によってホールの書積も無視できなくなる。このことを説明するために行ったモンテカルロ・シミュレーションの計算結果を、第11図

和  $\tau_C$  で与えられる。  $\tau_B$  は越流密度によらず、ほぼ一定である。 又、  $\tau_E$  は超流密度と共に減少し、  $10^4$  A / cd代後半から  $10^5$  A / cdを越える高電流密度動作時には 1 psecを大きく下回る小さな値となる。

そこで、rcを短縮するために有効な素子構造が提案されている。その一つに、npn型トランジスタのn型コレクタ届のペース隔と接する領域にp<sup>-</sup>届を設けるという、いわゆるp<sup>-</sup>型コレク

p 型コレクタ圏を有するヘテロ接合パイポーラトランジスタは、ほとんどあらゆる電流密度領域でn 型コレクタを有するヘテロ接合パイポーラトランジスタよりも大きなカットオフ周波数を持つことが可能であるが、高電流密度領域におけ

る(<sub>T</sub> ,(<sub>MAX</sub> の低下が抑制できれば更に高速の 動作が期待できる。

(発明が解決しようとする課題)

以下のように、従来構造のp~型コレクタを有するHBTは、高電流密度領域においてコレクタ接合容量の増大により高速性能が劣化するという問題があった。

本発明は上記の点に鑑みなされたもので、電子のコレクタ走行時間が極めて短く、且、高電流密度領域でコレクタ接合容量の増大が抑制でき、従って、あらゆる電流密度領域でカットオフ周放数(T A X の極めて高い超高速のヘテロ接合バイボーラトランジスタを提供することを目的とする。

#### [発明の構成]

(課題を解決するための手段)

本発明の第1のヘテロ接合パイポーラトランジスタは、エミッタ層及びコレクタ層に、ベース領域よりも広パンド・ギャップ材料を用いたダブル・ヘテロ構造をしており、尚且つ、コレクタ層

ていても構わない。 但し、 遷移層はコレクタのベースよりの層にかかるように形成された場合極力 電荷中性領域にかからないようにしなければならない。 何故ならば、 そのようにした場合、中性領域に於ける伝導帯形状は正の電子エネルギーを上向きにした場合、上に凸となり、 電子のコレクタへの注入を紡げることになるからである。

本発明の第3のヘテロ接合パイポーラトランジスタは、本発明の第2のヘテロ接合パイポーラトランジスタにおいて、コレクタ中に形成されるパンド・ギャップの遷移圏を、コレクタ圏のベース圏と接する領域に形成されたペース圏と同一導電型でペース層よりも不純物濃度の低い層内に形成したことを特徴とする。

即ち、本発明の第3のヘテロ接合パイポーラトランジスタは、コレクタ中のパンドギャップの選移圏を、伝導帯側に電子のプロック層を形成することなしに極力ペース側に近ずけ、ホールのコレクタ側への注入が抑制される。

本発明の第4のヘテロ接合パイポーラトランジ

が少なくとも2つの半導体層で構成され、その中でベース層に近いコレクタ層がベース層と同じ導電型でベース層よりも不純物濃度が低い半体層によって構成されていることを特徴とする。

本免明の第2のヘテロ接合バイポーラトランジスタは、本免明の第1のヘテロ接合バイポーラトランジスタにおいて、少なくともペース・ロレクタ脳に形成されるヘテロ技合が、階段状ないのでは合かにバンド・ギャップが変化するように形形を育し、且つその選移層が、にいりを関して、直とでも後世でペース層とあって、ものにのからロレクタ側に向かって、ものはに不純物濃度層とする。

ここで、コレクタ領域に形成されるパンド・ギャップの選移層は、コレクタ層のうちペースよりの層から始まっていても、しかもペースから違いほうの半導体層に形成され

スタは、本発明の第1のヘテロ接合バイボーラトランジスタに於いて、コレクタ層が、コレクタ側から、ベース層と同一導電型の第1コレクタ層、ベース層と同一導電型の第3コレクタ層により構成され、第1コレクタ層、第2コレクタ層により構成され、第1コレクタ層、第2コレクタ層、及び第3コレクタ層の不純物濃度をそれぞれNi、Nゥ、及びNsとしたとき、

 $N_1 < N_2 \le N_3$  (1) なる関係を満たし、且つ第 1 コレクタ層が少なくとも 0 パイアス時に完全空乏化していないことを特徴とする。

(作用)

本発明の第1のヘテロ接合パイポーラトランジスタは、エミッタが n 型半導体で構成されている場合を例にとれば、 p \* ベースと p \* コレクタとの間に形成されるポテンシャル・ドロップにより電子はまず加速され、更に、 コレクタ領域では、不純物漁皮が低いために緩やかに変化する伝導帯によって、谷間錯乱を起こすこと無く、電子は再

度加速され、コレクタ領域全体に亘って電子速度のオーバーシュートを起させることができる。更に、コレクタ層が広バンドギャップ材料によって構成されているため、ホールのコレクタ中への注入が抑制され、高電流密度動作時における。コレクタ空乏層幅の縮小は抑制され、従って、コレクタ接合容量の増大も抑えられる。これにより、高「T、高fMAX」のヘテロ接合バイボーラトランジスタが提供される。

本発明の第2のヘテロ接合パイポーラトランジスタは、第1のヘテロ接合パイポーラトランジスタのコレクタ領域中のパンド・ギャップの選移届たい側に形成は高内のペース層と同一導電型で不純物濃度の低いの個にからコレクタ層へに設けてある。このことにのようでないのは、選移層をp・ーペースとけるロレクタの接合部からコレクタ領域の伝導

コレクタ接合容量の増大も抑制できる。

本発明の第4のヘチロ接合パイポーラトランジ スタは、第1のヘテロ接合パイポーラトランジス タに於いて、コレクタ層の適度を (1) 式によっ て規定し、尚且つ、第1コレクタ層が少なくとも 0 バイアス時に完全空乏化しないようにしている。 もし第1コレクタ層が完全空乏化していれば、ベ ースから第1コレクタ層にかけての伝導帯の形状 では急峻に折れ曲がり、直接ペースと第2コレク 夕層がつながったと同じことになり、電子はコレ クタ層に入ると同時に谷間散乱を起こしてしまう。 これに対し第4のヘテロ接合パイポーラトランジ スタでは、高濃度ベースと低濃度コレクタの接合 にできる電位差により先ず、ペースからコレクタ に注入された電子を加速し、更に、低濃度で導電 型の異なる半導体層により形成された接合を有す るコレクタ層では、バンド形状が緩やかに変化す るため、電子は谷間散乱を起こすことなく加速さ れる。従って、コレクタ領域全体に亘って速度オ ーパーシュート効果を有効に利用できる。

帯に上に凸の部分ができ、ペースからコレクタに 注入された電子が電位障壁によって妨げられ、コ レクタ電極まで到達しにくくなってしまう。これ は、遷移層をp<sup>-</sup>型コレクタの中性領域に設定し たことによるものであり、本発明の第2のヘテロ 接合パイポーラトランジスタの様に遷移層を設定 してやればこの様なことは起こらない。

#### (実施例)

以下、本実施例を説明する。

第1回は、InP/InGaAs系材料を用い た本発明の第1実施例のヘテロ接合パイポーラト ランジスタである。半絶緑性!nP基板1を用い てこの上に、コレクタ圏2、ベース圏3およびエ ミッタ層4が積層形成されている。コレクタ層 2は、n型コレクタとして高濃度のn゚型 Ⅱ nP **稲 (第3コレクタ) 2 L 6 L 2 度の n 型 I n P** 届(第2コレクタ)2。を有し、この上にp 型 コレクタ (第1コレクタ) としてp 型 I n P 層 2g, p 型In I - y Gay Asy P I - y 層 2 A およびp<sup>\*</sup>型ln<sub>0.53</sub>Ga<sub>0.47</sub>As層2<sub>5</sub>を有す る。 l n <sub>1-x</sub> G a x A s y P <sub>1-y</sub> 層 2 4 は、ベー ス層3とコレクタInP層との間でパンドギャッ プを滑らかに変化させるための週移屬である。こ の通移層は、組成比×、yを連続的にまたは階段 状に変えることにより、得られる。第1コレクタ。 第2コレクタおよび第3コレクタの過度をそれぞ れN<sub>1</sub> , N<sub>2</sub> およびN<sub>3</sub> としたとき、

 $N_1 < N_2 \le N_3$  なる関係が設定されている。ベース層 3 は、 $p^+$  型  $1 \cdot n_{0.53}$  G  $a_{0.47}$  A s ( z t t t  $1 \cdot n_{1-x}$  A s y  $P_{1-y}$  ) 層により形成されている。エミッタ層 4 は、n 型 1  $n_{1-x}$  G  $a_x$  A  $s_y$   $P_{1-y}$   $a_1$   $a_2$   $a_3$   $a_4$   $a_5$   $a_5$ 

純物としてSnの温度が2×10<sup>17</sup> cm <sup>-3</sup>、厚さが500人のn型1n<sub>1-x</sub> G a x A s <sub>1-y</sub> P y 層 4<sub>1</sub> (0.47≤x≤0.0≤y≤1)をエピタキシャル成長させる。ここで、x, y は第4層シーは前で設けられており、[nPと格子整合し、尚且つ伝導帯が滑らかに繋がるよう、x は下いるにでにて徐々に小さくなるよう設定されている。でにて徐々に小でなってなるよう。 アン・カー 型 1 n P 層 4 2 、 不純物 濃度 2 × 1 0 <sup>18</sup> cm <sup>-3</sup>、厚き100人のn + 型 1 n P 層 4 3 を順次エピタキシャル成長させる。

この様に形成されたエピタキシャル・ウエハを用いて、先ず、基板 1 に達する案子分離用絶録層8をH \* のイオン注入によりり形成し、又トランジスタ内部の n \* 型 I n P 層 2 1 に達する電極間分離用絶録層9をB \* のイオン注入によりそれぞれ形成する。そして所定のマスクを用いて、半導体階を p \* 型 I n 0.53 G a 0.47 A s 層 3 に達する 深さまでエッチングして、ベースを露出させる。

型 [ n P 居 2 <sub>1</sub> 上に、不純物濃度が 4 × 10 <sup>17</sup> cm <sup>-3</sup>、 厚さ2000Aのn 型InP層22をエピタキ シャル成長させる。 n <sup>®</sup> 型 I n P 層 2 <sub>2</sub> 上に、不 鈍物として C d の 濃度が 1 × 1 0 <sup>17</sup> cm <sup>-3</sup>、厚さが 1000Aのp 型InPM2g をエピタキシャ ル成長させる。 p 型 l n P 層 2 g 上に、不純物 造度が 1 × 1 0 <sup>17</sup> cm <sup>-3</sup>、厚さが 2 5 0 Åの p <sup>-</sup> 型 In<sub>1-x</sub> Ca<sub>x</sub> As<sub>1-y</sub> P<sub>y</sub> № 2<sub>4</sub> (0 ≤ x ≤ 0.47, 1≥y≥0)をエピタキシャル成長させる。 ここでx, yは、InP基板に格子整合し、尚且 つ伝導帯が滑らかにつながるように設けられた組 成比で、xは下から上に向かって徐々に大きぐな り、一方yは下から上に向かって小さくなるよう 設定されている。次に、p 型 l n l - x G a x As<sub>1-y</sub> P<sub>y</sub> 階 2 <sub>4</sub> の上に不純物濃度が 1×10<sup>17</sup>cm<sup>-3</sup>、厚さが250人のp<sup>-</sup>型 l n <sub>0.58</sub>G a <sub>0.47</sub>A a 隔 2 <sub>5</sub> をエピタキシャル成 長させる。その上に、不純物濃度が1×10<sup>18</sup>cm<sup>-3</sup>、 厚さが1000人のp \* 型In<sub>0.53</sub>Са<sub>0.47</sub>А s 層3をエピタキシャル成長させる。その上に、不

この後、全面に C V D S i O 2 膜 9 を形成する。 そして、コレクタ領域の電極コンタクトをとるため、ウエハ表面から、 n \* 型 I n P 層 2 i に達する深さのエッチングを行う。この部分に薄い C e A u / A u 脳を形成し、その上に A u 脳を形成し、その上に A u 脳を形成し、その上に A u 脳を形成し、イース領域の孔別けを行い、 C e A u / A u によるエミッタ電極5、 C r / A u によるベース電極6を形成する。

この様にして作られたヘテロ接合パイポーラト ランジスタとほぼ同一構造のトランにスタとほぼ同一構造レーションには で、モンテカルロ・シミュレーションには れる素但し、この計算には、ペース中でエミット からコレクタへ電子を加速するが、ここでが ップにグレーディングを施している。ここが 作条件は V CE = 1.5 V、BE = 1.01 V 、1.05 V 、 1.1 Vのほぼ全域で電子速度はオーバーシュート している。 又、同一計算条件下でのパンド図及びホールのキャリア・プロファイルをそれれが3 図に示す。第3 図かからわかるようにはカウタ領域の伝導帯はからは地やかに吸い出される。一方、価格子帯側は、グレーディングは速を形がられたる。又第4 図がらわかる。又第4 図がらったがっていないのがわかる。

第5図に本発明のヘテロ接合バイボーラトランジスタの第2の実施例を示す。基本的な構成は、第1の実施例と同じであるが、ここでは、外部ベース領域のコレクタ接合容量を低減するため、コレクタの外部ベース領域にH + のイオン注入による高抵抗層11を設けている。

第6図に(In A Q ) A s / In G a A s 系の 材料を用いた本発明のヘテロ接合バイポーラトラ ンジスタの第3の実施例を示す。本実施例では、

この実施例によっても、先の第 1 図の実施例と 同様の効果が得られる。

第7図に1nP/(lnGa) As系の材料を 用いた本発明のヘテロ接合パイポーラトランジス タの第4の実施例を示す。本実施例では、第1の 実施例のトランジスタを上下反転したいわゆるコ レクタ・トップ型のヘテロ接合パイポーラトラン ジスタである。従って第1図と対応する部分には 広パンド・ギャップ材料として(In A R) A s、 狭パンド・ギャップ材料として(In G a) A s を用いており、いずれもIn Pに格子整合するように、混晶比が決められている。又、コレクタのパンド・ギャップのグレーディング領域は、 p ー コレクタ領域内から始まり、 p ー ー n ー 接合でおいる。本実施例のヘテロ接合パイポーラの作成には、In P 基板上への工ビタキシャル成長法としてM B E 法ないしM O C V D 法が用いられる。

第 6 図において、第 1 図と対応する部分には第 1 図と同一符号を付してある。第 1 図と異なるのは、コレクタ層 1 2 , ベース層 1 3 およびエミッタ層 1 4 の材料の組合せである。即ち、n型コレクタ層は、高濃度のn゚型 (Al x Gal-x) 0.47 As Man 1 2 1 と運移層であるn型(Al x Gal-x) 0.47 In 0.53 As Man 1 2 1 とののののでである。 p 型コレクタ層は、運移層である p 型 により構成されている。 p 型コレクタ層は、運移層である p 型 (Al x Gal-x) 0.47 In 0.53 As Man 2 4 と

同じ符号を付して詳細な説明は省略する。コレクタ暦 2 、ペース階 3 およびエミッタ暦 4 の積 層 順序が第 1 図と異なる他、基本的に第 1 図と同じである。ただし、真性エミッタ領域の面積を減らすために、イオシ注人ないし拡散で作られた p \*型外部ペース領域 1 6 、1 7を設けてある。

第4の実施例までは格子整合系を取り扱っていたが、本実施例では格子不整合する系を取り扱っている。又、本実施例のヘテロ接合パイポーラト

その上へのエピタキシャル成長法としてMBE法 ないしMOCVD法が用いられる。ベース領域は 不整合転位が発生しないように膜厚を設定するこ とが必要である。 p <sup>-</sup> 型コレクタ部分からの具体 的な節造条件を以下に示す。まず、p型CaAs 屬 2 2 3 (5 0 0 Å) の上に、p 型 Ing Ca<sub>1-x</sub> As暦22<sub>4</sub> をxが下から0≤x ≤0.05となるように変化するよう200点成長し、 その上に300人のp 型In 0.05 G a 0.95 A s 層 2 2 <sub>5</sub> を形成する。 p <sup>-</sup> 層の不純物濃度は 1 ×  $10^{17}$ cm  $^{-3}$ とし、これらの暦 2 2 g ~ 2 2 g まで が p <sup>-</sup> 型コレクタ層となる。更にその上にベース 脳 2 3 となる p \* 型 I n <sub>0.05</sub> G a <sub>0.95</sub> A s 層を 500Åエピタキシャル成長する。ここでp \* 層 の不純物濃度は5×10<sup>19</sup>cm<sup>-8</sup>である。又、エミ ッタ・キャップ層としてn<sup>+</sup>型In<sub>x</sub>Ga<sub>l-x</sub> A s グレーディング層 2 4 g (0 < x < 0.5 ) 及 び n <sup>+</sup> 型 l n <sub>0.5</sub> G a <sub>0.5</sub> A s 層 2 4 <sub>4</sub> を設けて いる。これらの層の不純物濃度は 2 × 1 0 <sup>19</sup> cm <sup>- 3</sup>

ランジスタの作成には、GaAs基板が用いられ

と高く、又それぞれの層の厚さは500Åである。このエミッタ・キャップ層は、エミッタ・コンタクト低抗を低減するために設けられているが、Inのモル比は0.5 と高く、不整合転位が生じているが、トランジスタ特性上間題はない。パンド・ギャップの大きさは、GaAsでEg=1.43 oV・In0.05Ga0.05Asで、1.39 oVであり、又、そのパンド・ギャップの差は0.04 eVと小さめてあるが、ペースが高ドープのためパンド・ギャップ縮小効果によりその差は更に広がっており、ヘテロエミッタの効果は充分発揮される。

第9図に、(AICa)As/(InCa)As
/GaAs系材料を用いた本発明のヘテロ接合バイポーラトランジスタの第6の実施例を示す。本実施例では、エミッタ及びコレクタに、広バンドギャップ材料として、それぞれAIO.3 GaO.7 As及びGaAsを用いており、又ペースには狭バンド・ギャップ材料としてInO.05 GaO.95 Asを用いている。本実施例でも格子不整合系を取り扱っており、第8図のエミッタn型GaAs

服 2 4 2 の部分を、 A ℓ x G a 1-x A s 暦 2 4 21 (0 < x < 0.3)、 A ℓ 0.3 G a 0.7 A s 暦 2 4 23 (0 < x < 0.5) により構成した他は、 第 5 の実施例と全て同じ構成になっている。 ただし、 エミックにバンド・ギャップが 1.8 e V と 大きい A ℓ 0.3 G a 0.7 A s を用いているため h TE 等 トランジスク特性は第 5 の実施例を若干上まわるものになっている。

#### [発明の効果]

以上述べたように、本発明によれば、速度オーパーシュート効果を十分に発揮して小さいコレクタ走行時間が得られるのみならず、高磁液の度動作時のコレクタ中における空乏層の短線を抑制でき、それに伴うコレクタ接合容量の増大を抑えられるため、あらゆる電液密度傾がであるため、あらゆる電流で度合パイポーラトランスタの実現が可能となった。


#### 4. 図面の簡単な説明


第1図は本発明の第1実施例のヘテロ接合バ

イポーラトランジスタを示す断面図、第2図はそ のヘテロ接合パイポーラトランジスタの平均電子 速度プロファイルを示す図、第3図は同じくその ヘチロ接合パイポーラトランジスタに於ける動作 時のバンド図、第4図は同じくそのヘテロ接合バ イポーラトランジスタに於ける動作時のホール・ キャリア・プロファイルを示す図、第5図は第2 実施例のヘテロ接合パイポーラトランジスタを示 す断面図、第6図は本発明の第3実施例のヘテロ 接合パイポーラトランジスタを示す断面図、第7 図は本発明の第4実施例のヘテロ接合パイポーラ トランジスタを示す断面図、第8回は本発明の第 5 実権例のヘテロ接合パイポーラトランジスタを 示す断面図、第9図は本発明の第6実施例のヘテ ロ接合パイポーラトランジスタを示す断面図、第 10 図は従来のヘテロ接合バイポーララトランジ スタを示す断面図、第11図はそのトランジスタ の動作時のホール・キャリア・プロファイルを示 す図、第12図はコレクタ側遷移層の位置により 不都合が生じる様子を示す伝導帯図である。


1 … 半絶縁性 1 n P 甚板、 2 ( 2 1 ~ 2 5 ) … コレクタ層、 2 1 … n \* 型 1 n P 層、 2 2 … n ~ 型 1 n P 層、 2 2 … n ~ 型 1 n P 層、 2 2 … n P 型 1 n P 層、 2 4 … p ~ 型 1 n P 層、 2 5 … p ~ 型 1 n P 層、 2 5 … p ~ 型 1 n n 0 . 53 G a 0 . 47 A s 層 ) 、 4 ( 4 1 ~ 4 3 ) … エミッタ層、 4 1 … n ~ 型 1 n 1 - x G a x A s y P 1 - y 層、 2 5 … p ~ 型 1 n 0 . 53 G a 0 . 47 A s 層 ) 、 4 ( 4 1 ~ 4 3 ) … エミッタ層、 4 1 … n ~ 型 1 n 1 - x G a x A s y P 1 - y 層、 4 2 … n 型 1 n 1 - x G a x A s y P 1 - y 層、 4 2 … n 型 1 n 1 - x G a x A s y P 1 - y 層、 4 2 … n 型 1 n P 層、 4 3 … n \* 型 1 n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 層 1 … n P 图 1 … n P 图 1 … n P 图 1 … n P 图 1 n P


出願人代理人 弁理士 鈴 江 武 彦







第 1 図









**第5**図




**第6** 図




第7 図



\$ 8 図



第 9 図



**第10 図** 

